人事经理 {{contactData.contact_info.contact}} 本月活跃
睿思芯科联系人: {{contactData.contact_info.contact}}
联系手机: {{contactData.contact_info.mobile}}
联系手机: 企业已隐藏当前手机号
联系座机: {{contactData.contact_info.telephone}}
联系微信: {{contactData.contact_info.weixin}}
联系邮箱: {{contactData.contact_info.email}}
联系QQ: {{contactData.contact_info.qq}}
职位联系方式仅对求职者会员开放,请登录查看,联系我时,请说是在米聘人才网上看到的,谢谢!
联系人: {{contactData.contact_info.contact}}
联系手机: {{contactData.contact_info.mobile}}
联系手机: 企业已隐藏当前手机号
联系座机: {{contactData.contact_info.telephone}}
联系微信: {{contactData.contact_info.weixin}}
联系邮箱: {{contactData.contact_info.email}}
联系QQ: {{contactData.contact_info.qq}}
您还没有简历,创建简历后可查看企业联系方式,联系我时,请说是在米聘人才网上看到的,谢谢!
联系人: {{contactData.contact_info.contact}}
联系手机: {{contactData.contact_info.mobile}}
联系手机: 企业已隐藏当前手机号
联系座机: {{contactData.contact_info.telephone}}
联系微信: {{contactData.contact_info.weixin}}
联系邮箱: {{contactData.contact_info.email}}
联系QQ: {{contactData.contact_info.qq}}
企业要求 投递简历后才可查看联系方式,联系我时,请说是在米聘人才网上看到的,谢谢!
联系人: {{contactData.contact_info.contact}}
联系手机: {{contactData.contact_info.mobile}}
联系手机: 企业已隐藏当前手机号
联系座机: {{contactData.contact_info.telephone}}
联系微信: {{contactData.contact_info.weixin}}
联系邮箱: {{contactData.contact_info.email}}
联系QQ: {{contactData.contact_info.qq}}
企业未开启查看联系方式,请直接投递简历,联系我时,请说是在米聘人才网上看到的,谢谢!
企业未开启查看联系方式。您已投递简历,请等待企业联系,联系我时,请说是在米聘人才网上看到的,谢谢!
人事经理 {{contactData.contact_info.contact}} 本月活跃
睿思芯科联系人: {{contactData.contact_info.contact}}
联系手机: {{contactData.contact_info.mobile}}
联系手机: 企业已隐藏当前手机号
联系座机: {{contactData.contact_info.telephone}}
联系微信: {{contactData.contact_info.weixin}}
联系邮箱: {{contactData.contact_info.email}}
联系QQ: {{contactData.contact_info.qq}}
联系人: {{contactData.contact_info.contact}}
联系手机: {{contactData.contact_info.mobile}}
联系手机: 企业已隐藏当前手机号
联系座机: {{contactData.contact_info.telephone}}
联系微信: {{contactData.contact_info.weixin}}
联系邮箱: {{contactData.contact_info.email}}
联系QQ: {{contactData.contact_info.qq}}
主要职责 - 为公司基于RISC-V CPU内核的机器学习ASIC芯片设计RTL - 微架构及实现 - 能够在功能、性能、功率和面积需求之间做出合理权衡 - 参与设计和代码审查 - 优化芯片的时钟及功耗 - 为模拟仿真过程中的芯片功能和性能调试提供支持 - 为RTL设计编写计时和功耗限制 岗位要求 - 电子、计算机、物理、数学等相关理工科专业,硕士或博士学历 - 具备使用System Verilog进行RTL设计的经验 - 良好的Python/Perl/Tcl脚本编写能力 - 具备功耗优化相关知识 - 对RISC-V指令集、CPU体系架构、存储器分级体系有所了解将优先考虑 - Good knowledge on pipeline design principles - Preferred with emulation technologies - 英文听说读写能力熟练 - 优秀的学习能力、责任心和团队协作能力 - 有跨地域、cross time zone, 跨语言协作经验的优先考虑 Junior: 5年以下相关岗位工作经验 Senior: - 5年以上相关岗位工作经验 - 有Task leader经历优先考虑
求职过程请勿缴纳费用,谨防诈骗!如遇无效、虚假、诈骗信息,请 立即举报