人事经理 {{contactData.contact_info.contact}} 年内活跃
睿思芯科联系人： {{contactData.contact_info.contact}}
联系手机： {{contactData.contact_info.mobile}}
联系手机： 企业已隐藏当前手机号
联系座机： {{contactData.contact_info.telephone}}
联系微信： {{contactData.contact_info.weixin}}
联系邮箱： {{contactData.contact_info.email}}
联系QQ： {{contactData.contact_info.qq}}
职位联系方式仅对求职者会员开放，请登录查看，联系我时，请说是在米聘人才网上看到的，谢谢！
联系人： {{contactData.contact_info.contact}}
联系手机： {{contactData.contact_info.mobile}}
联系手机： 企业已隐藏当前手机号
联系座机： {{contactData.contact_info.telephone}}
联系微信： {{contactData.contact_info.weixin}}
联系邮箱： {{contactData.contact_info.email}}
联系QQ： {{contactData.contact_info.qq}}
您还没有简历，创建简历后可查看企业联系方式，联系我时，请说是在米聘人才网上看到的，谢谢！
联系人： {{contactData.contact_info.contact}}
联系手机： {{contactData.contact_info.mobile}}
联系手机： 企业已隐藏当前手机号
联系座机： {{contactData.contact_info.telephone}}
联系微信： {{contactData.contact_info.weixin}}
联系邮箱： {{contactData.contact_info.email}}
联系QQ： {{contactData.contact_info.qq}}
企业要求 投递简历后才可查看联系方式，联系我时，请说是在米聘人才网上看到的，谢谢！
联系人： {{contactData.contact_info.contact}}
联系手机： {{contactData.contact_info.mobile}}
联系手机： 企业已隐藏当前手机号
联系座机： {{contactData.contact_info.telephone}}
联系微信： {{contactData.contact_info.weixin}}
联系邮箱： {{contactData.contact_info.email}}
联系QQ： {{contactData.contact_info.qq}}
企业未开启查看联系方式，请直接投递简历，联系我时，请说是在米聘人才网上看到的，谢谢！
企业未开启查看联系方式。您已投递简历，请等待企业联系，联系我时，请说是在米聘人才网上看到的，谢谢！
人事经理 {{contactData.contact_info.contact}} 年内活跃
睿思芯科联系人： {{contactData.contact_info.contact}}
联系手机： {{contactData.contact_info.mobile}}
联系手机： 企业已隐藏当前手机号
联系座机： {{contactData.contact_info.telephone}}
联系微信： {{contactData.contact_info.weixin}}
联系邮箱： {{contactData.contact_info.email}}
联系QQ： {{contactData.contact_info.qq}}
联系人： {{contactData.contact_info.contact}}
联系手机： {{contactData.contact_info.mobile}}
联系手机： 企业已隐藏当前手机号
联系座机： {{contactData.contact_info.telephone}}
联系微信： {{contactData.contact_info.weixin}}
联系邮箱： {{contactData.contact_info.email}}
联系QQ： {{contactData.contact_info.qq}}
主要职责 - 负责SOC顶层集成工作。 - 根据产品需求，基于公司RISC-V CPU内核进行SOC的顶层设计和集成各类IP。 - 微架构和实现。 - 能够在功能，性能，功率和面积要求之间做出合理的权衡 - 参与设计和代码审查 - 能够计划和跟踪任务以达到目标日期 - 优化芯片的时钟及功耗 - 为模拟仿真过程中的芯片功能和性能调试提供支持 岗位要求 - 电子、计算机、物理、数学等相关理工科专业，硕士或博士学历 -优先考虑对PCIE协议有经验的候选人 - 具备使用System Verilog进行RTL设计的经验 - 能熟练使用python/perl等脚本进行开发工作。 - 具备功耗优化相关知识 - 对RISC-V指令集、CPU体系架构、存储器分级体系有所了解将优先考虑 - 熟悉常见的总线协议，如CHI, AXI，AHB，APB等。有能力进行总线的开发及实现工作。 - 熟练掌握I2C,SPI,I2S,UART等慢速外设的集成。 - 熟悉DDR，USB，SDIO等高速外设的集成。 - 熟悉数字电路的全流程设计，包括从前端文档，RTL设计，验证到后端实现，封装及PCB板的设计，以及回片后的样片测试，能主导/协调解决在全流程设计过程中碰到的实际工程问题。 - 熟悉仿真技术为佳，如Zebu，FPGA - 英文听说读写能力熟练 - 优秀的学习能力、责任心和团队协作能力 - 有跨地域、cross time zone, 跨语言协作经验的优先考虑 - 5年以上相关岗位工作经验 - 有Task leader经历优先考虑
求职过程请勿缴纳费用，谨防诈骗！如遇无效、虚假、诈骗信息，请 立即举报
